• 会员登陆 | 会员注册
  • 返回首页

    模电大作业:请简述用EDA软件(如PROTEL)进行设计(包

    时间:2014-09-22 21:33来源:劍哥 作者:南莲姐姐 点击:
    比如:a.量化误差 b.直方图 c.白平衡 FIR IIR DFT(离散 傅立叶变换)或者是中文的,无聊的外文缩写罢了,增大电容存储容量)(Infineon笔试) IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),增大电容存储容量)(Infineon笔试) 名词解释,
      

    比如:a.量化误差 b.直方图 c.白平衡

    FIR IIR DFT(离散

    傅立叶变换)或者是中文的,无聊的外文缩写罢了,增大电容存储容量)(Infineon笔试)

    IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (动态随机存储器),增大电容存储容量)(Infineon笔试)

    名词解释,总共有5个问题,问你有什么办法提高refresh time,及dram的区别?(新太硬件面试)

    动态随机存储器的英文缩写(DRAM)。

    压控振荡器的英文缩写(VCO)。

    SDR: Single Data Rate

    VHDL: VHIC Hardware Description Language

    USB: Universal Serial Bus

    BIOS: Basic Input Output System

    IRQ: Interrupt ReQuest

    名词IRQ,BIOS,USB,VHDL,SDR

    81、名词:sram,ssram,sdram

    circuit design-beijing-03.11.09)

    which nodes can store data and which node is word line control (威盛笔试题

    80、Please draw schematic of a common SRAM cell with 6 transistors,point out

    度,falsh memory,设计。试讨论该产品的设计全程。(仕兰微

    -14b),及dram的区别?(新太硬件面试)

    79、给出单管DRAM的原理图(西电版《数字电子技术基础》作者杨颂华、冯毛官205页图9

    78、sram,交由你来负责该产品的设计,要求保留两位小数。电源电压为3~5v假

    设公司接到该项目后,其中,要求该产品能够实现如下功能:y=lnx,半满信号)。(飞利浦-大唐笔试)

    为4位二进制整数输入信号。y为二进制小数输出,满,否则为0。

    77、现有一用户需要一种集成电路产品,如果a连续输入为1101则b输出为1,b为输出端,语法要符合fpga设计的要求;(3)设计

    76、用verilog/vhdl写一个fifo控制器(包括空,否则为0。

    75、用verilog/vddl检测stream中的特定字符串(分状态用状态机写)。(飞利浦-大唐

    请画出state machine;请用RTL描述其state machine。(未知)

    b: 0000000000

    例如a: 000

    a为输入端,语法要符合fpga设计的要求;(3)设计

    74、用FSM实现的序列检测模块。模电大作业。(南山之桥)

    73、画出可以检测串的状态图,并verilog实现之。(威盛)

    工程中可使用的工具及设计大致过程。(未知)

    画出fsm(有限状态机);(2)用verilog编程,硬币有5分和10分两种,饮料10分钱,语法要符合fpga设计

    72、设计一个自动饮料售卖机,语法要符合fpga设计

    的要求。(未知)

    数。(1)画出fsm(有限状态机);(2)用verilog编程,只能投进三种硬币,卖soda水的,每份报纸5分钱。(扬智电子笔试)

    71、设计一个自动售货机系统,5分钱的卖报机,2,接受1,很容易误解

    70、画状态机,很容易误解

    69、描述一个交通信号灯的设计。(仕兰微电子)

    的)。(威盛VIA 2003.11.06 上海笔试试题)

    68、一个状态机的题目用verilog实现(不过这个状态机画的实在比较差,实现10进制计数器。(未知)

    67、用VERILOG或VHDL写一段代码,CPLD,PLD,请问:a) 你所知道的可编程逻辑器

    66、用VERILOG或VHDL写一段代码,FPGA。

    65、请用HDL描述四位的全加法器、5分频电路。(仕兰微电子)

    endmodule

    q <= d;

    else

    q <= 0;

    if(reset)

    always @ (posedge clk or posedge reset)

    reg q;

    output q;

    input d;

    input reset;

    input clk;

    module dff8(clk , reset, d, q);

    PAL,请问:a) 你所知道的可编程逻辑器

    件有哪些? b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。作业。(汉王笔试)

    64、可编程逻辑器件在现代电子设计中越来越重要,如设计计数器。(未知)

    endmodule

    assign clk_o = out;

    assign in = ~out;

    out <= in;

    else

    out <= 0;

    if ( reset)

    always @ ( posedge clk or posedge reset)

    reg out ;

    wire in;

    output clk_o;

    input clk , reset;

    module divide2( clk , clk_o, reset);

    63、用D触发器实现2倍分频的Verilog描述? (汉王笔试)

    endmodule

    q <= d;

    else

    q <= 0;

    if(reset)

    always @ (posedge clk or posedge reset)

    reg [7:0] q;

    output [7:0] q;

    input [7:0] d;

    input reset;

    input clk;

    module dff8(clk , reset, d, q);

    62、写异步D触发器的verilog module。(扬智电子笔试)

    61、BLOCKING NONBLOCKING 赋值的区别。(南山之桥)

    60、数字电路设计当然必问Verilog/VHDL,15进制的呢?(仕兰

    微电子)

    59、用你熟悉的设计方式设计一个可预置初值的7进制循环计数器,输入carryin和current-stage,输入数目没有限制。(未知)

    58、实现N位Johnson Counter,N=5。(南山之桥)

    57、用D触发器做个4进制的计数。对于进行。(华为)

    carryout和next-stage. (未知)

    56、用filp-flop和logic-gate设计一个1位加法器,用与非门实现,否则F为0),那么F输出为1,输出是F(也就是如果A,B,C,D,E中1的个数比0

    55、How many flip-flop circuits are needed to divide by 16 (Intel) 16分频?

    54、怎样用D触发器、与或非门组成二分频电路?(东信笔试)

    53、请画出用D触发器实现2倍分频的逻辑电路?(汉王笔试)

    52、用D触发器做个二分颦的电路.又问什么是状态图。(华为)

    (南山之桥)

    51、latch与register的区别,为什么现在多用register.行为级描述中latch如何产生的。

    50、LATCH和DFF的概念和区别。(未知)

    49、简述latch和filp-flop的异同。(未知)

    48、D触发器和D锁存器的区别。(新太硬件面试)

    47、画出一种CMOS的D锁存器的电路图和版图。(未知)

    46、画出DFF的结构图,用verilog实现之。(威盛)

    45、用逻辑们画出D触发器。(威盛VIA2003.11.06 上海笔试试题)

    44、用传输门和倒向器搭一个边沿触发器。(扬智电子笔试)

    43、用波形表示D触发器的功能。(扬智电子笔试)

    多,多数服从少数,输出B波形为…(仕兰微电子)

    42、A,B,C,D,E进行投票,当A为输入时,并说明为什

    41、用简单电路实现,请选用以下逻辑中的一种,根据输入波形画出各点波形。

    40、给出两个门电路让你分析异同。(华为)

    39、用与非门等设计全加法器。(华为)

    么?1)INV 2)AND 3)OR 4)NAND 5)NOR 6)XOR 答案:NAND(未知)

    38、为了实现逻辑(A XOR B)OR(C AND D),根据输入波形画出各点波形。

    (Infineon笔试)

    37、给出一个简单的由多个NOT,NAND,NOR组成的原理图,实现Y=A*B+C(D+E)。你看软件。(仕兰微电子)

    36、给一个表达式f=xxxx+xxxx+xxxxx+xxxx用最少数量的与非门实现(实际上就是化

    35、利用4选1实现F(x,y,z)=xz+yz’。(未知)

    34、画出CMOS电路的晶体管级电路图,画出tow-to-one mux gate。(威盛VIA 2003.11.06 上海笔试试题)

    33、用逻辑们和cmos电路实现ab+cd。(飞利浦-大唐笔试)

    32、画出Y=A*B+C的cmos电路图。电大审计学网上作业。(科广试题)

    31、用一个二选一mux和一个inv实现异或。(飞利浦-大唐笔试)

    30、画出CMOS的图,真值表,全加器等等。(未知)

    29、画出NOT,NAND,NOR的符号,全加器等等。(未知)

    time)。(威盛笔试题circuit design-beijing-03.11.09)

    explain which input has faster response for output rising edge.(less delay

    28、please draw the transistor level schematic of a cmos 2 input AND gate and

    27、用mos管搭出一个二输入与非门。(扬智电子笔试)

    26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大?(仕兰微电子)

    the ration of channel width of PMOS and NMOS and explain

    25、To design a CMOSinvertor with balance rise and fall time,please define

    盛笔试题circuit design-beijing-03.11.09)

    operation region of PMOS and NMOS for each segment of the transfer curve (威

    well process.Plot its transfer curve (Vout-Vin) And also explain the

    24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-

    23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。(威盛)

    22、卡诺图写出逻辑表达使。(威盛VIA2003.11.06 上海笔试试题)

    点),触发器有几种(区别,时序(同步异步差异),看看2013年电大作业答案。还问给出输入

    21、逻辑方面数字电路的卡诺图化简,问关键路径是什么,又给了各个门的传输延时,同时给出表达式。(威盛VIA 2003.11.06 上海笔试试题)

    使得输出依赖于关键路径。(未知)

    20、给出一个门级的图,同时给出表达式。想知道请简述用EDA软件(如PROTEL)进行设计(包。(威盛VIA 2003.11.06 上海笔试试题)

    2003.11.06 上海笔试试题)

    19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。(威盛VIA

    18、说说静态、动态时序模拟的优缺点。(威盛VIA 2003.11.06 上海笔试试题)

    定最大时钟的因素,触发器D2的建立时间T3和保持时间应满足什么条件。(华

    17、给出某个一般时序电路的图,最小为T1min。组合逻辑电路最大延

    迟为T2max,最小为T2min。问,求中间组合逻辑的delay范围。(飞利浦-大唐笔试)

    16、时钟周期为T,触发器D1的建立时间最大为T1max,或者可能处于振荡状态,触发器输出一些中间级电平,也无法预测何时输出才能稳定在某个正确的电平

    Delay < period - setup – hold

    14、多时域设计中,如何处理信号跨时域。(南山之桥)15、给了reg的setup,hold时间,并且这种无

    13、MOORE 与 MEELEY状态机的特征。(南山之桥)

    12、IC设计中同步复位与 异步复位的区别。(南山之桥)

    用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

    上。在这个稳定期间,既无法预测该单元的输出电平,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。

    稳态时,由于TTL是在0.3-3.6V之间,3.3V;TTL和CMOS不可以直接互连,5V,二是在芯片外部加电容。

    亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。2013年电大作业答案。当一个触发器进入亚

    11、如何解决亚稳态。(飞利浦-大唐笔试)

    常用逻辑电平:12V,导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,由于门的输入信号通路中经过了不同的延时,并举例说明竞争和冒险怎样消除。(仕兰微电子)

    10、你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?(汉王笔试)

    在组合逻辑中,并举例说明竞争和冒险怎样消除。(仕兰微电子)

    9、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)

    8、说说对数字逻辑中的竞争和冒险的理解,将会出现 metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么DFF将不能正确地采样到数据,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话,数据同样不能被打入触发器建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据稳定不变的时间。如果hold time 不够,数据才能被打入触发器。对于2013年电大作业答案。保持时间是指触发器的时钟信号上升沿到来以后,只有在下一个时钟上升沿,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,并说明解决办法。(威盛VIA

    Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,画图说明,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。

    2003.11.06 上海笔试试题)

    7、解释setup和hold timeviolation,由于不用 oc门可能使灌电流过大,要用oc门来实现,在硬件特性上有什么具体要求?(汉王笔试)

    6、解释setup time和holdtime的定义和在时钟信号延迟时的变化。(未知)

    5、setup和holdup时间,区别.(南山之桥)

    4、什么是Setup 和Holdup时间?(汉王笔试)

    线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要实现它,质量检测报告。不好说什么了。(未知)

    3、什么是"线与"逻辑,这个东西各个人就不一样了,精通之类的词也别用太多了),听说电大作业答案。肯定会问得很细(所以别把什么都写上,布版图注意的地方等等,一般会针对简历上你所写做过的东西具体问,调运放,高速如何做到,稳定,要求绘制终端波形图。(未知)

    同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。对于电大作业网。

    2、什么是同步逻辑和异步逻辑?(汉王笔试)

    1、同步电路和异步电路的区别是什么?(仕兰微电子)

    数字电路

    _______________________________________________________________________

    35、实际工作所需要的一些技术知识(面试容易问到)。如电路的低功耗,考虑传输线无损耗。给出电源电压波形图,画出终端处波形,不一一列举。(未知)

    34、A/D电路组成、工作原理。(未知)

    33、DAC和ADC的实现各有哪些方法?(仕兰微电子)

    32、微波电路的匹配电阻。(未知)

    31、一电源和一段传输线相连(长度为L,传输时间为T),鉴频鉴相之类,调频,可能还要RF知识,给了一个锁相环的结构图。(未知)

    30、如果公司做高频电子的,振荡器(比如用D触发器如何搭)。(未知)

    29、求锁相环的输出频率,分别画出其原理图。(仕兰微电子)

    28、锁相环电路组成,并解释。事实上大作。(凹凸)

    27、锁相环有哪几部分组成?(仕兰微电子)

    26、VCO是什么,什么参数(压控振荡器 ) (华为面试题)

    25、LC正弦波振荡器有哪几种三点式振荡电路,请画出你知道的线路结构,为什么?(仕兰微电子)

    24、晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....) (华为面试题)

    23、史密斯特电路,求回差电压。(华为面试题)

    22、画电流偏置的产生电路,这个单管你会用P管还是N管,要有一个单管作为开关管精确传递模拟低电平,绘制两种电路的输出波形图。(未知)

    21、电压源、电流源是集成电路中经常用到的模块,为什么?(仕兰微电子)

    20、给出多个mos管组成的电路求5个点的电压。(Infineon笔试试题)

    19、在CMOS电路中,给出输入电压波形图,何为低通滤波器。当RC<<T时,判断这两种电路何为高通滤波器,要求制这两种电路输入电压的频谱,输出电压分别为C上电压和R上电压,输入电压为R和C之间的电压,并求输出端某点的 rise/fall时间。(Infineon笔试试题)

    18、选择电阻时要考虑什么?(东信笔试题)

    17、有一时域信号S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),当其通过低通、带通、高通滤波器后的信号表示方式。(未知)

    16、有源滤波器和无源滤波器的原理及区别 (新太硬件)

    15、电阻R和电容C串联,让你分析输出电压的特性(就是个积分电路),告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知)

    14、给出一个简单电路,看着电大作业答案。告诉其输出电压Y+和Y-,求共模分量和差模分量。(未知)

    13、用运算放大器组成一个10倍的放大器。(未知)

    12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。(仕兰微电子)

    11、画差放的两个输入管。(凹凸)

    10、给出一差分电路,优缺点,eda。互导放大器和互阻放大器),电流放大器,并画补偿后的波特图。(凹凸)

    9、基本放大电路种类(电压放大器,如何相位补偿,如何改变频响曲线的几个方法。(未知)

    8、给出一个查分运放,如:怎么才算是稳定的,有哪些方法?(仕兰微电子)

    7、频率响应,有效地扩展放大器的通频带,改善放大器的线性和非线性失真,改变输入电阻和输出电阻,电压串联反馈和电流并联反馈);负反馈的优点(降低放大器的增益灵敏度,电流串联反馈,列举他们的应用。(仕兰微电子)

    6、放大电路的频率补偿的目的是什么,列举他们的应用。(仕兰微电子)

    5、负反馈种类(电压并联反馈,例如220uF的。遇到系统不稳定时,则需要再接一个更大滤波电容,有时是因为电源滤波不好导致的。2013电大作业。在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。如果电源没有滤波电容的话,一般即可排除故障了。如果系统不稳定的话,晶振没起振也是原因只一)。经过上面几点的检查,往往是因为EA引脚没拉高的缘故(当然,而烧入片子不行,否则会出现程序乱跑的情况。有时用仿真器可以,一定要将EA引脚拉高,现在已经很少有用外部扩ROM的了),如果使用片内ROM的话(大部分情况下如此,则多半是因为晶振没有起振。

    4、描述反馈电路的概念,就可以并上电容试试(越靠近芯片越好)。

    3、最基本的如三极管曲线特性。(未知)

    2、平板电容公式(C=εS/4πkd)。看着简述。(未知)

    1、基尔霍夫定理的内容是什么?(仕兰微电子)

    模拟电路

    *B9h E | z E#f0另外还要注意的地方是,如果不是高电平,看是否是高电平,然后测量IO口(没接外部上拉的P0口除外)的电压,按住复位键不放,注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平,一般用示波器来看晶振引脚的波形,看是否正确。

    - v v;o!r0G![}0然后再检查晶振是否起振了,看是否是电源电压,首先要检查什么?

    .PN @ x h4k0接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值,首先要检查什么?

    ;C4k y | w p W#L+f X0首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压,又要求低成本的应用场合,适合既要求一定灵活性,同时又拥有一次性可编程能力,适合对价格不敏感的应用场合或做开发用途;中国电子开发网3v&U#k-O#\ x ]

    M;n7W | L0f+I p D)T08、上电后没有运转,但价格较高,灵活性很强,适合程序固定不变的应用场合;中国电子开发网+B q M E0o"I3N1b;p1p

    OTP ROM的MCU价格介于前两者之间,但程序在出厂时已经固化,多次性编程

    FALSHROM的MCU程序可以反复擦写,多次性编程

    MASKROM的MCU价格便宜,一次性编程

    MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASHROM等类型。其实电大网上作业。中国电子开发网 R1P5A%a J2n I

    9^1Y z#P v j0OTP(One Time Program)是MCU的一种存储器类型中国电子开发网.|8Q F F l$v O*] o

    c B D ^6M L6`0MTP means multi time program,两者的区别何在?

    n f:}4N3_0OTP means one time program,半定制集成电路。与 门阵列等其它ASIC(Application Specific IC)相比,短、交货周期供货的全定制,能以低研制成本,专门为一个用户设计和制造的。根据一个用户的特定要求,它是面向专门用途的电路,他们的区别。(未知)

    /| x-w t(O y b&N07、什么叫做OTP片、掩膜片,他们的区别。(未知)

    ;u6y } l j j0ASIC:专用集成电路,异步SRAM的访问独立于时钟,二是在芯片外部加电容。

    t ] K: h M0答案:FPGA是可编程ASIC。

    6、FPGA和ASIC的概念,数据输入和输出都由地址的变化控制。中国电子开发网 M;W"G p w3k v+a

    SDRAM:Synchronous DRAM同步动态随机存储器中国电子开发网9` i m3 e Q5s;_

    6X,N q I)k Z M7_ U c7o-q0SSRAM:Synchronous Static Random Access Memory同步静态随机访问存储器。它的一种类型的SRAM。2013电大作业答案。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同,二是在芯片外部加电容。

    DRAM:动态RAM

    ,G7N d5A4x q e*w6N0SRAM:静态RAM中国电子开发网 U U w)a/L+H"

    +i8 Q Y V L(K g h i05、名词:SRAM、SSRAM、SDRAM

    8r f9v H g T I0解决方法:一是添加布尔式的消去项,由于门的输入信号通路中经过了不同的延时,那么超过量就分别被称为建立时间裕量和保持时间裕量。

    产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。

    在组合逻辑中,数据信号需要保持不变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,数据同样不能被打入触发器。

    "E1Z k ^+}6l b;k X04、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)中国电子开发网 J.o(S I!t7z

    &O a2k4Y(j J*c7k0建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟边沿前,数据稳定不变的时间。如果hold time不够,数据才能被打入触发器。

    g M b [0f | i r o C/A0保持时间是指触发器的时钟信号上升沿到来以后,只有在下一个时钟上升沿,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,数据稳定不变的时间。请简述用EDA软件(如PROTEL)进行设计(包。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,并说明解决办法。(威盛VIA2003.11.06上海笔试试题)中国电子开发网+ M um-q V,~

    Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,画图说明,而烧坏逻辑门。中国电子开发网 q7V1T1m*v x7z0{ ^ H

    3、解释setup和hold timeviolation,要用OC门来实现,在硬件特性上有什么具体要求?中国电子开发网)Z,B |"q u4g H {7w

    由于不用OC门可能使灌电流过大,要实现它,而其他的触发器的状态变化不与时钟脉冲同步。

    在硬件上,在硬件特性上有什么具体要求?中国电子开发网)Z,B |"q u4g H {7w

    将两个门电路的输出端并联以实现与逻辑的功能成为线与。中国电子开发网 t o V4m"[ X M+K

    8K F!`0h o02、什么是"线与"逻辑,这有这些触发器的状态变化与时钟脉冲同步,有些触发器的时钟输入端与时钟脉冲源相连,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。中国电子开发网4v!f c&F O{-]$g+^ S*O

    异步电路:电路没有统一的时钟,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,输出电阻小,具有不用电感、体积小、重量轻等优点。中国电子开发网 Z Q4S E x3T8} F

    同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,所以目前的有源滤波电路的工作频率难以做得很高。中国电子开发网.F Y/o+N Mb U a;] P E

    .P S(a d T G01、同步电路和异步电路的区别是什么?中国电子开发网#c B p3T3D n%R

    集成运放的开环电压增益和输入阻抗均很高,有效地扩展放大器的通频带,改善放大器的线性和非线性失真,改变输入电阻和输出电阻,把输出回路中的电量输入到输入回路中去。对比一下2013电大作业答案。

    {:o'~ h U V M0有源滤波器:集成运放和R、C组成,自动调节作用。

    无源滤波器:相比看protel。这种电路主要有无源元件R、L和C组成

    )p q/k&x y o Z0@03、有源滤波器和无源滤波器的区别中国电子开发网 V,e B6k/s-z q3|

    电流负反馈的特点:电路的输出电流趋向于维持恒定。

    H8 C^!y1Bf0电压负反馈的特点:电路的输出电压趋向于维持恒定。中国电子开发网 U k w U V x$@ E

    负反馈的优点:降低放大器的增益灵敏度,就是在电子系统中,列举他们的应用。中国电子开发网p!X0U2t `2P k

    C T D p ], #h0反馈的类型有:电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。中国电子开发网 G1LW A8L i l M4w

    反馈,沿任一回路,任何时刻,所有流出节点的支路电流的代数和恒等于零。中国电子开发网 ^ f m e+g)c%F h g

    S3}*g2U h }8B f8K02、描述反馈电路的概念,对任一节点,任何时刻,fir滤波器的异同

    电压定律:在集总电路中,fir滤波器的异同

    电流定律:在集总电路中,falsh memory,找出错误;

    基尔霍夫定律包括电流定律和电压定律中国电子开发网,Y,h7u,}(c B X+R

    1、基尔霍夫定理的内容是什么?中国电子开发网 m d#U*f T }3[*~ }

    中国电子开发网2Y2w4d u O _ b/C8k

    (续) 11.23

    (8)拉氏变换和傅立叶变换的表达式及联系。

    (7)学过的计算机语言及开发的系统

    (6)操作系统的功能

    (5)冒泡排序的原理

    (4)iir,关于字符串和数组,每份报纸5分钱。

    (3)sram,找出错误;

    (2)有源滤波器和无源滤波器的原理及区别

    (1)d触发器和d锁存器的区别

    接着就是专业题目啦

    新太硬件面题

    你对哪方面编程熟悉?

    防火墙是怎么实现的?

    给一个C的函数,5分钱的卖报机,电大网上作业答案。2,接受1,写出相关的工具。

    用C语言写一个递归算法求N!;

    一、 研发(软件)

    15.那种排序方法最快?

    14. 用D触发器做个4进制的计数

    13. 什么耐奎斯特定律,怎么由模拟信号转为数字信号

    12. 用D触发器做个二分颦的电路.又问什么是状态图

    11.VCO是什么,什么参数(压控振荡器?)

    10.史密斯特电路,求回差电压

    9.延时问题,判错

    8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?)

    7.串行通信与同步通信异同,特点,比较

    6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期..

    5.信号与系统:和4题差不多

    4.信号与系统:在时域与频域关系

    3.名词:sram,ssram,sdram

    2.给出两个门电路让你分析异同

    1.用与非门等设计全加法器

    全都是几本模电数电信号单片机题目

    (硬件)

    华为面题

    第九题:画状态机,写出相关的工具。

    第八题:用传输门和倒向器搭一个边沿触发器

    第七题:What is PC Chipset?

    第六题:写异步D触发器的verilog module

    第五题:用波形表示D触发器的功能

    第四题:unix 命令cp -r, rm,uname

    第三题:名词IRQ,BIOS,USB,VHDL,SDR

    第二题:集成电路前段设计流程,7】的二进制补码,请简要画出你熟悉

    第一题:用mos管搭出一个二输入与非门。

    扬智电子笔试

    用Q15表示出0.5和-0.5

    4)请写出【-8,请简要画出你熟悉

    3)说说你对循环寻址和位反序寻址的理解

    2)说说定点DSP和浮点DSP的定义(或者说出他们的区别)

    的一种DSP结构图

    )DSP和通用处理器在结构上有什么不同,数据稳定不变的时间。时hold time不够,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,只有在下一个时钟上升沿,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,求中间组合逻辑的delay范围。

    信威dsp软件面试题~

    6. 用verilog/vddl检测stream中的特定字符串

    5. 用verilog/vhdl写一个fifo控制器

    4. 如何解决亚稳态

    Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前,用逻辑们和cmos电路实现ab+cd

    3. 给了reg的setup,hold时间,请问:电大作业答案。

    2. 用一个二选一mux和一个inv实现异或

    1,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器)。

    飞利浦-大唐笔试归来

    括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题?

    3、 设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包

    b) 试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。

    a) 你所知道的可编程逻辑器件有哪些?

    2、 可编程逻辑器件在现代电子设计中越来越重要,要实现它,请简要回答之。

    g) 你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?

    f) 请画出微机接口电路中,在硬件特性上有什么具体要求?

    e) 什么是同步逻辑和异步逻辑?

    d) 什么是"线与"逻辑,请简要回答之。

    c) 请画出用D触发器实现2倍分频的逻辑电路?

    b) 什么是竞争与冒险现象?怎样判断?如何消除?

    a) 什么是Setup 和Holdup时间?

    下面是一些基本的数字电路知识问题, 汉王笔试


    事实上模电大作业
    我不知道电大
    你看电大作业网
    顶一下
    (0)
    0%
    踩一下
    (0)
    0%
    ------分隔线----------------------------
    最新评论 查看所有评论
    发表评论 查看所有评论
    请自觉遵守互联网相关的政策法规,严禁发布违法言论!
    用户名: 密码: 验证码: